Punt Numbe: | W971GG6JB-18 | Productencategorie: | Geheugen & Flashgeheugen |
---|---|---|---|
Opslagcapaciteit: | 1G-beetje (64Mx16) | frequentie: | 200MHz |
Volt: | 1.8V | -Technologie: | SDRAM - DDR2 |
Temperaturen.: | 0°C ~ 85°C (TC) | Pakket: | BGA84 |
Hoog licht: | nand typeflashgeheugen,het controlemechanismespaander van het flitsgeheugen |
Flashgeheugenspaander W971GG6JB-18, het Geheugenspaander BGA84 van IC SDRAM DDR2 64Mx16
Eigenschappen | |
---|---|
Type | DDR2 SDRAM |
Organisatie | x16 |
Snelheid | 1066 MT/s |
Voltage | 1.8 V |
Pakket | Wbga-84 |
W971GG6JB is een 1G-beetjes DDR2 SDRAM, dat als 8.388.608 woorden x 8 banken x 16 beetjes wordt georganiseerd. Dit apparaat bereikt hoge snelheidsoverdrachtssnelheden tot 1066Mb/sec/pin (DDR2-1066) voor diverse toepassingen. W971GG6JB wordt gesorteerd in de volgende rangdelen: -18, -25, 25L, 25I, 25A, 25K en -3. De -18 rangdelen is volgzaam aan specificatie de van DDR2-1066 (6-6-6). De -25/25L/25I/25A/25K-rangdelen zijn volgzaam aan de specificatie van DDR2-800 (5-5-5) (de 25L-rangdelen is gewaarborgd om te steunen IDD2P = 7 mA en IDD6 = 4 is mA bij commerciële temperatuur, de industriële de rangdelen van 25I gewaarborgd om -40°C ≤ TCASE ≤ 95°C te steunen). De -3 rangdelen is volgzaam aan specificatie de van DDR2-667 (5-5-5).
De automobieltemperatuur van rangdelen, indien aangeboden, heeft twee gelijktijdige vereisten: de omgevingstemperatuur (TA) dat het apparaat omringt kan niet zijn minder dan -40°C of groter dan +95°C (voor 25A), +105°C (voor 25K), en de gevaltemperatuur (TCASE) kan niet zijn minder dan -40°C of groter dan +95°C (voor 25A), +105°C (voor 25K). JEDEC-de specificaties vereisen de vernieuwingsfrequentie om te verdubbelen wanneer TCASE +85°C overschrijdt; dit vereist ook het gebruik van zelf op hoge temperatuur optie verfrist. Bovendien, ODT-moeten de weerstand en de input-output impedantie zijn derated wanneer TCASE +85°C. < 0=""> is.
Alle controle en adresinput is gesynchroniseerd met een paar uiterlijk geleverde differentiële klokken. De input is gesloten op het dwarspunt van differentiële klokken (CLK en NIET CLK die vallen toenemen). Alle I/Os zijn gesynchroniseerd met een één enkele gebeëindigde DQS of differentieel paar van DQS- NIET DQS op een bron synchrone manier.
Eigenschap: